Seite drucken
Abbildung ggf. ähnlich. Alle Angaben ohne Gewähr. Ausschlaggebend sind die Produktinformationen des Herstellers.
HerstellerLATTICE SEMICONDUCTOR
HerstellerteilenummerLC4128V-75TN144E
Bestellnummer4410694
Technisches Datenblatt
120 auf Lager
Ihr Bedarf geht darüber hinaus?
EXPRESS-Lieferung in 1–2 Arbeitstagen
Bestellung vor 17:00
KOSTENLOSE Standardlieferung
für Bestellungen ab € 0,00
Genaue Lieferzeiten werden an der Kasse berechnet
| Menge | |
|---|---|
| 1+ | € 46,720 |
| 5+ | € 44,710 |
| 10+ | € 42,710 |
| 25+ | € 40,710 |
Preiseinheit:Stück
Minimum: 1
Mehrere: 1
€ 46,72 (ohne MwSt.)
Hinweis zur Position hinzufügen
Nur für diese Bestellung zu Ihrer Auftragsbestätigung, Rechnung und Versandanzeige hinzugefügt.
Diese Nummer wird der Auftragsbestätigung, der Rechnung, dem Versandschein, der Webbestätigungs-E-Mail und dem Etikett hinzugefügt.
Produktspezifikationen
HerstellerLATTICE SEMICONDUCTOR
HerstellerteilenummerLC4128V-75TN144E
Bestellnummer4410694
Technisches Datenblatt
CPLD-Typ-
Anzahl der Makrozellen128Macrocells
Anzahl benutzerdefinierter I/Os96I/O(s)
IC-Gehäuse / BauformTQFP
Anzahl der Pins144Pin(s)
Geschwindigkeitsklasse75
ProzesstechnologieCMOS
IC-MontageOberflächenmontage
Betriebstemperatur, min.-40°C
Betriebstemperatur, max.130°C
Produktpalette-
Qualifikation-
SVHCNo SVHC (25-Jun-2025)
Produktbeschreibung
LC4128V-75TN144E is an ispMACH 4000 In-System programmable SuperFAST high-density PLD. The ispMACH 4000 combines high speed and low power with the flexibility needed for ease of design. With its robust Global Routing Pool and Output Routing Pool, this family delivers excellent First-Time-Fit, timing predictability, routing, pin-out retention, and density migration.
- Enhanced macrocells with individual clock, reset, preset and clock enable controls
- Up to four global OE controls, individual local OE control per I/O pin
- Excellent First-Time-Fit™ and refit, Fast path, SpeedLocking™ path, and wide-PT path
- Wide input gating (36 input logic blocks) for fast counters, state machines and address decoders
- Superior solution for power-sensitive consumer applications
- 5V tolerant I/O for LVCMOS 3.3, LVTTL, and PCI interfaces
- Hot-socketing, open-drain capability, input pull-up, pull-down or bus-keeper
- 3.3V PCI compatible, IEEE 1149.1 boundary scan testable
- 128 macrocells, 3.3V voltage, 7.5 tPD
- 144-pin TQFP package, -40 to 130°C extended temperature rating
Technische Spezifikationen
CPLD-Typ
-
Anzahl benutzerdefinierter I/Os
96I/O(s)
Anzahl der Pins
144Pin(s)
Prozesstechnologie
CMOS
Betriebstemperatur, min.
-40°C
Produktpalette
-
SVHC
No SVHC (25-Jun-2025)
Anzahl der Makrozellen
128Macrocells
IC-Gehäuse / Bauform
TQFP
Geschwindigkeitsklasse
75
IC-Montage
Oberflächenmontage
Betriebstemperatur, max.
130°C
Qualifikation
-
Technische Dokumente (1)
Gesetzgebung und Umweltschutz
Herkunftsland:
Land, in dem der letzte Fertigungsprozeß ausgeführt wurde.Herkunftsland:Malaysia
Land, in dem der letzte Fertigungsprozeß ausgeführt wurde.
Land, in dem der letzte Fertigungsprozeß ausgeführt wurde.Herkunftsland:Malaysia
Land, in dem der letzte Fertigungsprozeß ausgeführt wurde.
Tarif-Nr.:85423990
US ECCN:EAR99
EU ECCN:NLR
RoHS-konform:Ja
RoHS
RoHS-Phthalate-konform:Ja
RoHS
SVHC:No SVHC (25-Jun-2025)
Produkt-Konformitätszertifikat herunterladen
Produkt-Konformitätszertifikat
Gewicht (kg):.0013