74HC595D,118

Der 74HC595D,118 ist ein 8-Bit-Schieberegister mit seriellem Eingang/seriellem oder parallelem Ausgang, Ausgangs-Latches und Speicherregister mit 3-State-Ausgängen. Der Baustein verfügt über einen seriellen Eingang (DS) und einen seriellen Ausgang (Q7S), wodurch eine Kaskadierung ermöglicht wird, und einen asynchronen Reset-Eingang ((low-aktiver) MR). Ein LOW-Zustand am (low-aktiven) MR setzt das Schieberegister zurück. Daten werden an den LOW-zu-HIGH-Übergängen des SHCP-Eingangs verschoben. Die Daten im Schieberegister werden bei einem LOW-zu-HIGH-Übergang des STCP-Eingangs in das Speicherregister übertragen. Bei Verbindung beider Takte ist das Schieberegister dem Speicherregister immer einen Taktimpuls voraus. Die Daten im Speicherregister werden am Ausgang bereitgestellt, wenn sich der Output-Enable-Eingang ((low-aktiver) OE) im LOW-Zustand befindet. Bei einem HIGH-Zustand am (low-aktiven) OE gehen die Ausgänge in einen hochimpedanten OFF-Zustand über. Der Betrieb des OE-Eingangs hat keinen Einfluss auf den Registerstatus. Die Eingänge verfügen über Begrenzungsdioden. Typische Anwendungen umfassen Seriell/Parallel-Datenumwandlung, Fernsteuerungsanwendungen mit Halteregister.

• Serieller 8-Bit-Eingang
• Serieller oder paralleler 8-Bit-Ausgang
• Speicherregister mit 3-State-Ausgängen
• Direktes Zurücksetzen und Leeren des Schieberegisters (SRCLR)
• Schieberegister-Ausgabefrequenz: typ. 100MHz und max. 108MHz bei VCC = 6V
• Großer Versorgungsspannungsbereich: 2V bis 6V
• Niedrige CMOS-Verlustleistung
• Hohe Störfestigkeit
• 16-poliges SO-Gehäuse
• Temperaturbereich: -40°C bis +125°C

Warnungen und Hinweise

Aufgrund der Marktnachfrage nach diesem Produkt kommt es zu längeren Lieferzeiten. Liefertermine weichen möglicherweise ab