Seite drucken
LIF-MD6000-6MG81I
FPGA, CrossLink, PLL, 37 I/Os, 400MHz, 5936 Zellen, 1.14V bis 1.26V, CSFBGA-81
Abbildung ggf. ähnlich. Alle Angaben ohne Gewähr. Ausschlaggebend sind die Produktinformationen des Herstellers.
HerstellerLATTICE SEMICONDUCTOR
HerstellerteilenummerLIF-MD6000-6MG81I
Bestellnummer3768742
ProduktpaletteCrossLink LIF-MD
Technisches Datenblatt
196 auf Lager
Ihr Bedarf geht darüber hinaus?
1–2 Werktage Lieferzeit
Standard-Lieferung bei Bestellung vor 17:00 Uhr
| Menge | |
|---|---|
| 1+ | € 13,360 |
| 10+ | € 12,480 |
| 25+ | € 11,600 |
| 50+ | € 11,330 |
| 100+ | € 11,060 |
Preiseinheit:Stück
Minimum: 1
Mehrere: 1
€ 13,36 (ohne MwSt.)
Bestellnr. /Hinweis zur Position hinzufügen
Nur für diese Bestellung zu Ihrer Auftragsbestätigung, Rechnung und Versandanzeige hinzugefügt.
Diese Nummer wird der Auftragsbestätigung, der Rechnung, dem Versandschein, der Webbestätigungs-E-Mail und dem Etikett hinzugefügt.
Produktspezifikationen
HerstellerLATTICE SEMICONDUCTOR
HerstellerteilenummerLIF-MD6000-6MG81I
Bestellnummer3768742
ProduktpaletteCrossLink LIF-MD
Technisches Datenblatt
FPGASRAM-basiertes FPGA
Anzahl der Logikzellen5936Logic Cells
IC-Gehäuse / BauformCSFBGA
Anzahl der Pins81Pin(s)
Geschwindigkeitsklasse6
Anzahl benutzerdefinierter I/Os37I/O(s)
Prozesstechnologie40nm
IC-MontageOberflächenmontage
Betriebstemperatur, min.-40°C
Betriebstemperatur, max.100°C
ProduktpaletteCrossLink LIF-MD
Qualifikation-
MSLMSL 3 - 168 Stunden
SVHCNo SVHC (21-Jan-2025)
TaktmanagementPLL
Core-Versorgungsspannung, max.1.26V
Core-Versorgungsspannung, min.1.14V
FPGA-FamilieCrossLink
I/O-Versorgungsspannung3.465V
Bauform - LogikbausteinCSFBGA
Anzahl der Ein-/Ausgänge37I/O(s)
Anzahl der Logikblöcke5936
Anzahl der Makrozellen5936Macrocells
Anzahl der Geschwindigkeitsstufen6
Betriebsfrequenz, max.400MHz
RAM-Bits insgesamt180Kbit
Technische Spezifikationen
FPGA
SRAM-basiertes FPGA
IC-Gehäuse / Bauform
CSFBGA
Geschwindigkeitsklasse
6
Prozesstechnologie
40nm
Betriebstemperatur, min.
-40°C
Produktpalette
CrossLink LIF-MD
MSL
MSL 3 - 168 Stunden
Taktmanagement
PLL
Core-Versorgungsspannung, min.
1.14V
I/O-Versorgungsspannung
3.465V
Anzahl der Ein-/Ausgänge
37I/O(s)
Anzahl der Makrozellen
5936Macrocells
Betriebsfrequenz, max.
400MHz
Anzahl der Logikzellen
5936Logic Cells
Anzahl der Pins
81Pin(s)
Anzahl benutzerdefinierter I/Os
37I/O(s)
IC-Montage
Oberflächenmontage
Betriebstemperatur, max.
100°C
Qualifikation
-
SVHC
No SVHC (21-Jan-2025)
Core-Versorgungsspannung, max.
1.26V
FPGA-Familie
CrossLink
Bauform - Logikbaustein
CSFBGA
Anzahl der Logikblöcke
5936
Anzahl der Geschwindigkeitsstufen
6
RAM-Bits insgesamt
180Kbit
Technische Dokumente (2)
Gesetzgebung und Umweltschutz
Herkunftsland:
Land, in dem der letzte Fertigungsprozeß ausgeführt wurde.Herkunftsland:Taiwan
Land, in dem der letzte Fertigungsprozeß ausgeführt wurde.
Land, in dem der letzte Fertigungsprozeß ausgeführt wurde.Herkunftsland:Taiwan
Land, in dem der letzte Fertigungsprozeß ausgeführt wurde.
Tarif-Nr.:85423990
US ECCN:EAR99
EU ECCN:NLR
RoHS-konform:Ja
RoHS
RoHS-Phthalate-konform:Ja
RoHS
SVHC:No SVHC (21-Jan-2025)
Produkt-Konformitätszertifikat herunterladen
Produkt-Konformitätszertifikat
Gewicht (kg):.000001