HEF4021BT,653

HEF4021BT ist ein statisches 8-Bit-Schieberegister (Parallel/Serial-Wandler) mit einem synchronen, seriellen Dateneingang (DS), einem Takteingang (CP) und einem asynchronen Active-High-Parallel-Load (PL)-Eingang sowie acht asynchronen parallelen Dateneingängen (D0 bis D7) und gepufferten parallelen Ausgängen von den letzten drei Stufen (Q5 bis Q7). Jede Registerstufe ist ein D-Flipflop mit einem Set Direct (SD)- und einem Clear Direct (CD)-Eingang. Informationen an D0 bis D7 werden asynchron geladen in die Register während sich PL im High-Zustand befindet, unabhängig von CP und DS. Wenn sich PL im Low-Zustand befindet, werden Daten an DS in die erste Registerposition geschoben und alle Daten im Register werden eine Position nach rechts verschoben beim Low-zu-High-Übergang von CP. Dank der Schmitt-Trigger-Funktion des Takteingangs ist die Schaltung äußerst tolerant gegenüber längeren Anstiegs- und Abfallzeiten. Der Baustein arbeitet in einem empfohlenen VDD-Versorgungsspannungsbereich von 3 bis 15V, der sich auf VSS (üblicherweise die Masse) bezieht. Ungenutzte Eingänge müssen an VDD, VSS oder einen anderen Eingang angeschlossen werden.

• Tolerant gegenüber längeren Anstiegs- und Abfallzeiten
• Komplett statischer Betrieb
• Standardisierte, symmetrische Ausgangskennlinien
• Entspricht dem JEDEC-Standard JESD 13-B